Los chips de IA siempre han querido ser más y más potentes. TSMC acaba de señalar el verdadero límite: la eficiencia
La batalla también está en los datos. Huawei entra en esta conversación con Tau Scaling Law, una propuesta que busca mejorar el rendimiento acelerando el movimiento de datos dentro de los chips. La idea desplaza parte del foco desde el transistor hacia la arquitectura y la integración, dos terrenos que ganan peso cuando no basta con fabricar componentes más pequeños. En esa misma línea aparece LogicFolding, que Huawei presenta como un posible paso más allá del apilado 3D tradicional, pero que dependerá de nuevas herramientas de diseño para arquitecturas plegadas y de mejores soluciones de disipación para dispositivos que van desde smartphones hasta centros de datos de IA.
¿Hacia dónde vamos? TSMC no habla por toda la industria, pero su posición hace que el mensaje pese. La firma sugiere que, al menos en su hoja de ruta y en las conversaciones con sus clientes, la eficiencia energética está ganando un protagonismo que antes quedaba más escondido detrás del rendimiento. Y no es una preocupación limitada a los centros de datos de IA. Huawei, por su parte, muestra que el problema también se está abordando desde la arquitectura y la integración, no solo desde el proceso de fabricación. El punto común no es una conclusión cerrada, sino una tensión cada vez más visible: los chips tendrán que seguir siendo más capaces, pero cada salto será más difícil de justificar si dispara consumo, calor o costes.
Imágenes | Xataka con Nano Banana
Fuente: Artículo original